Astrus旨在使用AI 技术自动化芯片电路布局，简化设计流程，借此大幅提高芯片设计工程师的生产力。DIGITIMES摄

    于2023年1月成立的加拿大新创Astrus，致力于利用人工智能（AI）近年的突破促进类比芯片设计的自动化。公司成立不到几个月便引来一些半导体大厂的关注。

在种子轮融资中，Astrus筹集了27.5万美元用于支持其技术概念验证（PoC），得到了包括Khosla Ventures在内的三家投资者的支持。Astrus的联合创始人兼CEOBrad Moon在接受DIGITIMES Asia的采访时表示，Intel的创业投资部门 Intel Capital 已经登门拜访。

Moon是加拿大阿尔伯塔大学（University of Alberta）的毕业生，专攻类比芯片设计，最早在Teledyne DALSA公司从事卫星CMOS图像传感器的设计，之后共同创办了两家涉及软硬整合的新创。Astrus另外一位创始人王泽一（Zeyi Wang）同样出自阿尔伯塔大学，师承曾为AlphaGo 奠定技术基础的Martin Müller教授。

Astrus旨在使用AI 技术自动化芯片电路布局，简化设计流程，借此大幅提高芯片设计工程师的生产力。Moon指出：「最先进的软件开发工具和硬件开发工具之间存在巨大差距。这个问题在半导体产业最为明显，特别是芯片设计工具。」 Moon将这种差距归因于比较少人从事改进硬件开发工具。

在数码芯片的设计过程中，工程师使用硬件描述语言（Hardware Description Language）编写代码来对电路的逻辑进行建模和描述。然后，合成器（Synthesizer）会根据编写的代码再进行晶体管布置（Placement）和布线（Routing）。Moon表示：「我们真正关注的是这个环节。在设计数码芯片时，这个环节自动化程度很高。」

相比之下，设计类比芯片时，布置和布线过程完全是手动的。对于像运算放大器（Operational Amplifier） 这样的常见类比电路，布局工程师需要花费六到二十个小时的时间进行布置和布线，然后将其交还给电路设计师进行仿真（Simulation）。考虑到诸如寄生效应等问题，布局和仿真的过程可能需要经历五到十次迭代，总共可能需要两到四个星期的来回交流才能完成设计，Moon指出。随着晶体管尺寸的减小、布局敏感度的增加和制造规则的复杂化，布局挑战变得更加严峻。

至今还没有人能够解决类比布局问题。然而，根据Moon的说法，人工智能为这个产业带来了一个转折点，使得解决这个问题成为可能。通过Astrus开发的深度强化学习（Deep Reinforcement Learning）引擎「Astrus AI」，芯片设计师可以每天迭代五次，而不是往常的每周迭代五次。根据Astrus的估计，全球将有6万名芯片设计师将使用这种工具，每人每年的最低定价为4万美元，预计年营收为24亿美元。

尽管产品尚未上市，但Moon表示Astrus已向潜在客户展示了原型，并获得了积极的回馈意见。公司计划在大约4~8个月内推出初版的Astrus AI，并完成技术PoC后开始商业化。Moon表示，过程中一大挑战为从零开始重新构建布局环境，以打造一个高效能的AI友好环境。这个过程占据了Astrus大部分的开发时间。

在自动化类比芯片布局方面，Astrus并非无竞争对手，但Moon对Astrus信心十足，尤其是因为公司将寄生电阻和电容等因素纳入考量。过去许多新创试图自动化类比布局，但却未能成功。根据Moon的说法，若没有先进AI技术的协助下，这个领域基本上是一个死胡同。同时，一些新创选择提高布局工程师的生产力，而不是尝试自动化类比芯片布局。随这个方向略有突破，但仍与Astrus专注的方向相差甚远。

下一步呢？虽然Astrus目前的产品针对某些类型的类比芯片和某些技术节点进行了优化，但公司计划构建一个适用于所有电路和所有技术节点的通用AI引擎。Astrus还计划推出具有专门功能的产品类别，以满足高速运算市场的需求。

在首个产品上市之后，Astrus预计将进行一轮种子融资，金额在500万美元左右，并寻求那些愿意继续参与未来融资轮次的投资者的支持。与此同时，Astrus正在与Intel 进行讨论，以在该公司内部设立一个试点项目。随着愈来愈多如Google和Amazon 的公司踏上芯片自主设计之路，Astrus 已可瞥见光明的前景。

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。